Advanced ESD power clamp design for SOI FinFET CMOS technology

机译：适用于SOI FinFET CMOS技术的高级ESD功率钳位设计

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

摘要
著录项
引文网络
相似文献
相关主题

摘要

International audience

机译：国际观众

著录项

作者
Thijs, Steven; Trémouilles, David; Linten, Dimitri; Mahadeva Iyer, Natarajan; Griffoni, Alessio; Groeseneken, Guido;
展开▼
作者单位

展开▼
年度 2010
总页数
原文格式 PDF
正文语种 en
中图分类

相似文献

外文文献
中文文献
专利

1. Overview on ESD protection design for mixed-voltage I/O interfaces with high-voltage-tolerant power-rail ESD clamp circuits in low-voltage thin-oxide CMOS technology [J] . Ming-Dou Ker, Wei-Jen Chang Microelectronics & Reliability . 2007,第1期

机译：低压薄氧化物CMOS技术中带有耐压电源轨ESD钳位电路的混合电压I / O接口的ESD保护设计概述
2. ESD Protection Design for I/O Cells With Embedded SCR Structure as Power-Rail ESD Clamp Device in Nanoscale CMOS Technology [J] . Ming-Dou Ker, Kun-Hsien Lin IEEE Journal of Solid-State Circuits . 2005,第11期

机译：纳米CMOS技术中具有嵌入式SCR结构作为电源轨ESD钳位设备的I / O单元的ESD保护设计
3. Simulation, characterization and implementation of a new SCR-based device with a turn-off capability for EOS-immune ESD power supply clamps in advanced CMOS technology nodes [J] . Loayza Jorge, Guitard Nicolas, Allard Bruno, Microelectronics & Reliability . 2018,第juna期

机译：具有关断功能的新型基于SCR的器件的仿真，表征和实现，适用于高级CMOS技术节点中的EOS免疫ESD电源钳位
4. Advanced ESD power clamp design for SOI FinFET CMOS technology [C] . Thijs Steven, Tremouilles David, Linten Dimitri, 2010 IEEE International Conference on IC Design and Technology . 2010

机译：适用于SOI FinFET CMOS技术的高级ESD功率钳位设计
5. An ultra-low power RF receiver based on double-gate CMOS FinFET technology. [D] . Wang, Jianning. 2006

机译：基于双栅极CMOS FinFET技术的超低功耗RF接收器。
6. Dynamic pH Sensor with Embedded Calibration Scheme by Advanced CMOS FinFET Technology [O] . Chien-Ping Wang, Ying-Chun Shen, Peng-Chun Liou, 2019

机译：具有嵌入式校准方案的动态pH传感器采用先进的CMOS FinFET技术
7. Low-Leakage ESD Power Supply Clamps in General Purpose 65 nm CMOS Technology [O] . Elghazali Mahdi 2017

机译：通用65 nm CMOS技术的低泄漏ESD电源钳位
8. A Low-Power VLSI Neural Processor Design for High Speed Image Data Compression in a SOI CMOS Technology [R] . Fang, W. C., Lin, T. H. 1999

机译：用于sOI CmOs技术的高速图像数据压缩的低功耗VLsI神经处理器设计

Advanced ESD power clamp design for SOI FinFET CMOS technology

摘要

著录项

引文网络

相似文献

相关主题

期刊订阅